

# PATENT ABSTRACTS OF JAPAN

(11) Publication number : 10-138484

(43) Date of publication of application : 26.05.1998

(51) Int. Cl.

B41J 2/05

B41J 2/01

(21)Application number : 08-300417

(71)Applicant : CANON INC

(22) Date of filing : 12.11.1996


(72)Inventor : WATANABE HIDENORI

(54) RECORDING HEAD AND RECORDING APPARATUS USING THE SAME

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a recording head normally operated even when characteristics of an MOS transistor are changed by the irregularity of a process producing an ink jet type recording head employing the MOS transistor in a drive circuit and a recording apparatus using the same.

**SOLUTION:** Even when a length (L) of the gates of nMOS transistors 502 for driving heaters 401 is different from a planned value according to a semiconductor manufacturing process and the driving force of them is changed, gate voltages (VG) of the nMOS transistors 502 are controlled by a level shift circuit 117 to suppress fluctuations of the drain current thereof. Concretely, when the gate length (L) becomes shorter than the planned value, gate voltage is lowered and, when the gate length (L) becomes longer than the planned value, gate voltage is made high.



## LEGAL STATUS

[Date of request for examination]

17.12.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3327791

[Date of registration] 12.07.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特關平10-138484

(43) 公開日 平成10年(1998)5月26日

(51) Int.Cl.  
B 41 J 2/05  
2/01

識別名号

P I  
B41J 3/04

103B  
101Z

審査請求 未請求 請求項の数14 O.L. (全 12 頁)

(21)出願番号 特願平8-300417  
(22)出願日 平成8年(1996)11月12日

(71)出願人 000001007  
キヤノン株式会社  
東京都大田区下丸子3丁目30番2号

(72)発明者 渡辺 秀則  
東京都大田区下丸子3丁目30番2号 キヤ  
ノン株式会社内


(74)代理人 弁理士 大塚 康徳 (外1名)

(54) 【発明の名称】 記録ヘッド及びその記録ヘッドを用いた記録装置

(57) [要約]

【課題】 MOSトランジスタを駆動回路に採用したインクジェット方式の記録ヘッドにおいて、その製造プロセスのバラツキによってMOSトランジスタの特性が変化しても正常に動作する記録ヘッド及びその記録ヘッドを用いた記録装置を提供する。

【解決手段】 ヒータ401を駆動するnMOSトランジスタ502のゲート長(し)が半導体製造プロセスによって設計値と異なりその駆動力が変動しても、レベルシフト回路117によってnMOSトランジスタ502のゲート電圧(VG)を制御することにより、そのドレイン電流の変動を抑止する。具体的には、ゲート長(し)が設計値より短くなった場合にはゲート電圧を低くし、一方、ゲート長(し)が設計値より長くなった場合にはゲート電圧を高くする。



(2)

特開平10-138484

2

## 【特許請求の範囲】

【請求項1】 ヒータと、

前記ヒータを駆動するMOSトランジスタと、  
前記MOSトランジスタを駆動する論理回路と、  
前記論理回路から出力される信号の電圧振幅をさらに高  
い電圧振幅に変換して前記MOSトランジスタのゲート  
電圧に印加する電圧変換部と、

前記MOSトランジスタの特性ばらつきを補正する補正  
回路とを有することを特徴とする記録ヘッド。

【請求項2】 半導体製造プロセスにおける前記MOS  
トランジスタのゲート長の変動が、前記特性ばらつきの  
要因に含まれることを特徴とする請求項1に記載の記録  
ヘッド。

【請求項3】 前記補正回路は、前記ゲート長の変動に  
による特性ばらつきを補償するように前記MOSトランジ  
スタのゲート電圧を制御することにより、前記MOSト  
ランジスタのドレイン電流の変動を抑止することを特徴  
とする請求項2に記載の記録ヘッド。

【請求項4】 前記補正回路は、前記ゲート長が半導体  
製造プロセスのばらつきによって設計値より短くなった  
場合には前記ゲート電圧を低くし、一方、前記ゲート長  
が設計値より長くなった場合には前記ゲート電圧を高く  
することを特徴とする請求項3に記載の記録ヘッド。

【請求項5】 前記ヒータに第1の電圧を印加する第1  
の電源供給ラインと、  
前記論理回路に第2の電圧を印加する第2の電源供給  
ラインと、  
前記電圧変換部に第3の電圧を印加する第3の電源供給  
ラインとをさらに有することを特徴とする請求項1に記  
載の記録ヘッド。

【請求項6】 前記補正回路は、第1の抵抗と、前記第  
1の抵抗に接続された第1のnMOSトランジスタを含  
むことを特徴とする請求項5に記載の記録ヘッド。

【請求項7】 前記第1の抵抗はポリシリコン抵抗で  
あることを特徴とする請求項6に記載の記録ヘッド。

【請求項8】 前記第1の抵抗の一端が前記第1の電源  
供給ラインに、前記第1の抵抗の他端と前記第1のnM  
OSトランジスタのドレインとの接続点が前記第3の電  
源供給ラインに、前記第1のnMOSトランジスタのソ  
ースが接地接続されていることを特徴とする請求項6に  
記載の記録ヘッド。

【請求項9】 第2のnMOSトランジスタと、前記第  
2のnMOSトランジスタのソースと接地との間に接続  
される第2の抵抗とで構成されるソースフォロワ回路を  
さらに有し、

前記第2のnMOSトランジスタのドレインが前記第1  
の電源供給ラインに、前記第1の抵抗の他端と前記第1  
のnMOSトランジスタのドレインとの接続点が前記第  
2のnMOSトランジスタのゲートに、前記第2のnM  
OSトランジスタのゲートが前記第1の電源供給ラインに接続され、前記第2のnMOSトランジスタのソースが前記第1の電源供給ラインに接続される構成上

10

が前記第3の電源供給ラインに接続されることを特徴と  
する記載の記録ヘッド。

【請求項10】 前記論理回路及び電圧変換部は、CM  
OSプロセスによって形成される回路であることを特徴  
とする請求項1に記載の記録ヘッド。

【請求項11】 前記論理回路及び電圧変換部は、nM  
OSプロセスによって形成される回路であることを特徴  
とする請求項1に記載の記録ヘッド。

【請求項12】 前記記録ヘッドは、インクを吐出して  
記録を行うインクジェット記録ヘッドであることを特徴  
とする請求項1に記載の記録ヘッド。

【請求項13】 前記記録ヘッドは、熱エネルギーを利  
用してインクを吐出する記録ヘッドであって、インクに  
与える熱エネルギーを発生するための熱エネルギー変換  
体を備えていることを特徴とする請求項1に記載の記録  
ヘッド。

【請求項14】 請求項1に記載の記録ヘッドを用いた  
記録装置。

【発明の詳細な説明】

【0001】

【発明の属する利用分野】 本発明は記録ヘッド及びその  
記録ヘッドを用いた記録装置に關し、特に、インクジェ  
ット方式に從ってインクを吐出して記録媒体に記録を行  
う記録ヘッド及びその記録ヘッドに用いる記録装置に關  
する。

【0002】

【従来の技術】 従来のインクジェット方式に従う記録裝  
置に搭載される記録ヘッドは、図6に示すような回路構  
成をしていた。このような記録ヘッドの電気熱変換素子  
30 (ヒータ) とその駆動回路は、例えば、特開平5-18  
5594号に示されているように半導体プロセス技術を  
用いて同一基板上に形成されている。

【0003】 図6において、401は熱エネルギーを発  
生する為の電気熱変換素子(ヒータ)、402はヒータ  
401に所望の電流を供給する為のパワートランジ  
スタ、404は各ヒータ401に電流を供給し記録ヘッド  
のノズルからインクを吐出するか否かの画像データを一  
時的に格納するシフトレジスタ、406はヒータ401  
をON/OFFさせる画像データ(DATA)をシリアル  
に入力する画像データ入力端子、407はシフトレジ  
スタ404に設けられた転送クロック(CLK)を入力  
する入力端子、403は各ヒータ401に対する画像デ  
ータ(DATA)を各ヒータごとに記憶保持する為のラ  
ッチ回路、408はラッチ回路403にラッチのタイミ  
ング信号(LT)を入力するラッチ信号入力端子、40  
9はヒータ401に電流を流すタイミングを決定するス  
イッチ、410はヒータに所定の電圧を印加し電流を供  
給する為の電源ライン、410はヒータ401及びパワ  
ートランジスタ402を流れ電流が流れ込むGNDラ  
インジケーター

(3)

特開平10-138484

4

【0004】また、シフトレジスタ404に格納される画像データビット数とパワートランジスタ402の数とヒータ401の数とは同じである。

【0005】図7は、図6に示した記録ヘッドの駆動回路を駆動する為の各種信号のタイミングチャートである。

【0006】次に、図7を参照して図6に示した記録ヘッドの駆動回路の動作について説明する。転送クロック入力端子407にはシフトレジスタ404に格納される画像データのビット数分の転送クロック(CLK)が入力される。ここでは、シフトレジスタ404へのデータ転送が転送クロック(CLK)の立ち上がりのタイミングに同期して行われるものとし、各ヒータ401をON/OFFさせるための画像データ(DATA)が画像データ入力端子406から入力される。

【0007】ここで、シフトレジスタ404に格納される画像データのビット数とヒータ401及び電流駆動用のパワートランジスタ402の数とは同じであるから、ヒータ401の数の分だけ転送クロック(CLK)のパルスを入力して画像データ(DATA)をシフトレジスタ404に転送した後、ラッチ信号入力端子408にラッチ信号(LT)を与えて各ヒータ401に対応した画像データをラッチ回路403に保持する。

【0008】この後、スイッチ409を適当な時間“ON”にすれば、スイッチ409がON状態となっているその長さに応じてパワートランジスタ402及びヒータ401に電源ライン405を通って電流がながれ、その電流は再びGNDライン410へ流れ込む。この時、ヒータ401はインクを吐出するために必要な熱を発生し、画像データ(DATA)に見合ったインクが記録ヘッドのノズルから吐出される。

【0009】以上、述べたような構成は、従来より知られているものであるが、更にこの改良型として図8に示すような構成の記録ヘッドも提案されている。

【0010】図8において、502はヒータに所望の電流を供給するためのパワートランジスタとして動作するnMOS電界効果トランジスタ(FET)である。このように、MOSトランジスタをパワートランジスタに用いた場合は、図8に示すように、スイッチ409とパワートランジスタ502との間に電圧変換部511を設け、ラッチ403から出力されるデジタル信号の電圧振幅をさらに高い電圧振幅に変換してパワートランジスタ502のゲートに印加し、パワートランジスタの駆動力を増大させることができ。このようにパワートランジスタの駆動力を増大させることで駆動回路におけるパワートランジスタが占有する面積を小さくすることがで\*

$$ID = (W/L) \cdot \mu n \cdot Cox [(V_G - V_{TH}) \cdot V_{DS} - (1/2) V_{DS}^2] \dots (1)$$

ここで、W: ゲート幅、L: ゲート長、 $\mu n$ : 電子移動度、Cox: ゲート酸化膜厚、VG: ゲート電圧、VTH: 開始電圧

\* き、これによって回路全体の小型化に貢献する。また、図8において、512は電圧変換部511に電圧を印加する為の電源ラインである。

【0011】この回路構成を図6のそれと比較すると、図6に示した構成ではパワートランジスタとしてダーリントン接続されたNPNトランジスタが用いられている。このような構成のもとでは、通常シフトレジスタやラッチなどの論理回路にはCMOSゲートが使われ、これと同時にNPNトランジスタを形成するために、B1-CMOSプロセスが用いられていた。しかし、B1-CMOSプロセスはその工程に要するマスク枚数が多く、高価であるという欠点を待っている。そこで、図8に示すように、NPNトランジスタの代わりにnMOSトランジスタを用いることにより、論理回路と同様のプロセス(CMOSプロセス)を用いてパワートランジスタも形成できるため比較的安いコストで記録ヘッドの製造が可能となる。

【0012】

【発明が解決しようとする課題】しかしながら上記従来例で示したようなMOSトランジスタをパワートランジスタとして用いた記録ヘッドでは、製造プロセスのバラツキによって記録ヘッドが所望の動作をしなくなるという問題点があった。この点を図9に示すnMOSトランジスタの電流・電圧特性図を参照して説明する。図9には、nMOSトランジスタの静特性と、記録ヘッドのヒータの抵抗による負荷線が示してある。

【0013】さて、図8に示すような記録ヘッドが記録装置に搭載され、記録動作を実行しインクを吐出する時、nMOSトランジスタが動作状態となり、ヒータに電流がながれる。この時、nMOSトランジスタのドレインソース間にかかる電圧(Vop)及びドレインソース間をながれる電流(Iop)は次々、図9に示したように、nMOSの静特性の曲線と、ヒータ抵抗による負荷線との交点(動作点)となる。ヒータに印加する電圧をVHとした場合、インク吐出時にヒータによって生じるエネルギーは、 $(VH - Vop) \times Iop$ となる。

【0014】一方、インクジェット方式に従う記録ヘッドでは、電気熱交換効率を上げるためにインク吐出時のドレインソース間電圧(Vop)は、小さい値であることが望まれる。そのため、nMOSトランジスタの動作点では、nMOSトランジスタは3極管領域で動作するよう設計することが望ましい。この時のドレイン電流(Ids)とドレインソース間電圧(Vds)の関係は、式(1)のように表せる。

【0015】

【0016】また、nMOSトランジスタの特性を変動させる要因の中で、ゲート長(L)のプロセスバラツキ

(4)

特開平10-138484

5

ゲート長（L）が3倍LのnMOSトランジスタを製造する場合、その製造に用いるアライナにはミラープロジェクションアライナ（MPA）を用いるのが一般的であるが、設計値（L<sub>0</sub>）に対して最大±1.0μmのプロセスバラツキが生じる可能性がある。

【0017】式（1）から明らかなように、ゲート長（L）はドレイン電流（IDS）と反比例の関係にあり、また設計値（L<sub>0</sub>）に対するプロセスバラツキによる寸法変化の割合が大きいため、nMOSトランジスタの静特性は大きな影響を受ける。図9にはゲート長（L）が設計値（L<sub>0</sub>）より大きくなった場合の静特性を破線で、設計値より小さくなかった場合の静特性を点線で示している。

【0018】このような特性変化によれば、ゲート長（L）が設計値（L<sub>0</sub>）より大きくなった場合（L>L<sub>0</sub>）には、nMOSトランジスタのヒータに印加される電圧、及びヒータに流れるながれる電流がともに小さくなり、ヒータから発生するエネルギーは減少する。逆にゲート長（L）が設計値（L<sub>0</sub>）より小さくなかった場合（L<L<sub>0</sub>）、nMOSトランジスタの駆動力が向上し、ヒータに印加される電圧及びヒータにながれる電流は共に大きくなり、ヒータから発生するエネルギーは増大する。

【0019】従って、ヒータから生じるエネルギーが設計値よりも小さくなると、インクが吐出しないという問題が生じ、逆にヒータから生じるエネルギーが設計値よりも大きいと、インクがヒータ上にこびつたり、ヒータの寿命が低下するという問題が生じる。このように、記録ヘッドの製造プロセスのバラツキによりnMOSトランジスタの駆動力が変化し、その結果、記録ヘッドの記録動作やその寿命に大きな影響を与える。

【0020】本発明は、MOSトランジスタを駆動回路に採用したインクジェット方式の記録ヘッドにおいて、その製造プロセスのバラツキによってMOSトランジスタの特性が変化しても正常に動作する記録ヘッド及びその記録ヘッドを用いた記録装置を提供することを目的としている。

【0021】

【課題を解決するための手段】上記目的を達成するために本発明の記録ヘッドは、以下のような構成からなる。

【0022】即ち、ヒータと、前記ヒータを駆動するMOSトランジスタと、前記MOSトランジスタを駆動する論理回路と、前記論理回路から出力される信号の電圧振幅をさらに高い電圧振幅に変換して前記MOSトランジスタのゲート電極に印加する電圧変換部と、前記MOSトランジスタの特性バラツキを補正する補正回路とを有することを特徴とする記録ヘッドを備える。

【0023】ここで、半導体製造プロセスにおけるMOSトランジスタのゲート長の変動が、特性バラツキの要

動による特性バラツキを補償するようにMOSトランジスタのゲート電圧を制御することにより、MOSトランジスタのドレイン電流の変動を抑止する。具体的には、そのゲート長が半導体製造プロセスのバラツキによって設計値より短くなった場合にはゲート電圧を低くし、一方、そのゲート長が設計値より長くなかった場合にはゲート電圧を高くするよう制御する。

【0024】さらに、記録ヘッドには、ヒータに第1の電圧を印加する第1の電源供給ラインと、論理回路に第2の電圧を印加する第2の電源供給ラインと、電圧変換部に第3の電圧を印加する第3の電源供給ラインとを有しており、また、補正回路には、ポリシリコン抵抗である第1の抵抗とその抵抗に接続された第1のnMOSトランジスタを含んでいる。

【0025】ここで、第1の抵抗の一端が第1の電源供給ラインに、第1の抵抗の他端と第1のnMOSトランジスタのドレインとの接続点が第3の電源供給ラインに、第1のnMOSトランジスタのソースが接地接続されるように構成しても良い。

【0026】或は、第2のnMOSトランジスタと、そのトランジスタのソースと接地との間に接続される第2の抵抗とで構成されるソースフォロワ回路をさらに有し、第2のnMOSトランジスタのドレインが第1の電源供給ラインに、第1の抵抗の他端と第1のnMOSトランジスタのドレインとの接続点が第2のnMOSトランジスタのゲートに、第2のnMOSトランジスタのソースと第3の抵抗との接続点が第2の電源供給ラインに接続されるように構成しても良い。

【0027】なね、駆動回路はCMOSプロセスで形成される回路でも良いし、或は、nMOSプロセスによって形成される回路であっても良い。

【0028】この記録ヘッドは、インクを吐出して記録を行うインクジェット記録ヘッドであっても良いし、熱エネルギーを利用してインクを吐出する記録ヘッドであって、インクに与える熱エネルギーを発生するための熱エネルギー変換体を備えていても良い。

【0029】また他の発明によれば、上記構成の記録ヘッドを用いた記録装置を備える。

【0030】

【発明の実施の形態】以下添付図面を参照して本発明の好適な実施形態について詳細に説明する。

【0031】<装置本体の概略説明>図1は、本発明の代表的な実施の形態であるインクジェットプリンタIJ-RAの構成の概要を示す外観斜視図である。図1において、駆動モータ5013の正逆回転に追動して駆動力伝達ギア5009～5011を介して回転するリードスクリュー5005の螺旋溝5004に対して係合するキャリッジHCはビン（不図示）を有し、ガイドレール5013に支持されて矢印a、b方向を往復移動する。キャリッジHCは、ゴムヘッド部と、トランジスタ部

(5)

特開平10-138484

8

7

とを内蔵した一体型インクジェットカートリッジIJCが搭載されている。5002は紙押え板であり、キャリッジHCの移動方向に亘って記録用紙Pをブランチ5000に対して押圧する。5007、5008はフォトカプラで、キャリッジのレバー5006のこの域での存在を確認して、モータ5013の回転方向切り換え等を行うためのホームポジション検知器である。5016は記録ヘッドIJHの前面をキャップするキャップ部材5022を支持する部材で、5015はこのキャップ内を吸引する吸引器で、キャップ内開口5023を介して記録ヘッドの吸引回復を行う。5017はクリーニングブレードで、5019はこのブレードを前後方向に移動可能にする部材であり、本体支持板5018にこれらが支持されている。ブレードは、この形態でなく周知のクリーニングブレードが本例に適用できることは言うまでもない。又、5021は、吸引回復の吸引を開始するためのレバーで、キャリッジと係合するカム5020の移動に伴って移動し、駆動モータからの駆動力がクラッチ切り換え等の公知の伝達機構で移動制御される。

【0032】これらのキャッピング、クリーニング、吸引回復は、キャリッジがホームポジション側の領域に来た時にリードスクリュー5005の作用によってそれらの対応位置で所望の処理が行えるように構成されているが、周知のタイミングで所望の動作を行うようにすれば、本例にはいずれも適用できる。

【0033】<制御構成の説明>次に、上述した装置の記録制御を実行するための制御構成について説明する。

【0034】図2はインクジェットプリンタIJRAの制御回路の構成を示すブロック図である。制御回路を示す同図において、1700は記録信号を入力するインターフェース、1701はMPU、1702はMPU1701が実行する制御プログラムを格納するROM、1703は各種データ（上記記録信号や記録ヘッドIJHに供給される記録データ等）を保存しておくDRAMである。1704は記録ヘッドIJHに対する記録データの供給制御を行うゲートアレイ（G.A.）であり、インターフェース1700、MPU1701、RAM1703間のデータ転送制御も行う。1710は記録ヘッドIJHを搬送するためのキャリアモータ、1709は記録紙搬送のための搬送モータである。1705は記録ヘッドIJHを駆動するヘッドドライバ、1706、1707はそれぞれ搬送モータ1709、キャリアモータ1710を駆動するためのモータドライバである。

【0035】上記制御構成の動作を説明すると、インターフェース1700に記録信号が入るとゲートアレイ1704とMPU1701との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ1706、1707が駆動されると共に、ヘッドドライバ1705に送られた記録データに従って記録ヘッドIJH

【0036】図3は記録ヘッドIJHの駆動回路の構成を示す回路図である。なお、図3において、従来例の図6や図8で示した記録ヘッドの構成要素と同じ要素には同じ参照番号を付し、その説明は省略し、ここでは、この実施形態に特徴的な要素についてのみ説明する。

【0037】図3において、111はスイッチ409からのデジタル信号の電圧振幅を更に高い電圧振幅に変換し、パワートランジスタ502のゲートに供給する電圧変換部、116は電圧変換部111の電源ラインである。そして、電圧変換部111は、抵抗112、抵抗112にドレインが接続されたnMOSトランジスタ113、CMOSインバータを構成するpMOSトランジスタ114とnMOSトランジスタ115で構成されている。

【0038】また、117は電圧変換部111に所望の電圧を印加するための補正回路である。補正回路117は、ポリシリコン抵抗118、nMOSトランジスタ119、nMOSトランジスタ119の動作時のON抵抗を決定する入力端子120で構成されている。なお、ポリシリコン抵抗118、nMOSトランジスタ119及びパワートランジスタ502のポリシリコンのゲート電極は、同一製造工程で形成される。

【0039】また、シフトレジスタ404に格納される画像データビット数とパワートランジスタ502の数とヒータ401の数とは同じである。

【0040】以上の構成の記録ヘッドIJHは、図7に示したタイミングチャートに従って、図6に示した従来の記録ヘッドと同様の動作が行なわれる。

【0041】即ち、転送クロックの立上りのタイミング30に同期して、各ヒータ401をON/OFFさせるための画像データ（DATA）が画像データ入力端子106から入力される。ここで、シフトレジスタ404に格納される画像データのビット数とヒータ401及び電流駆動用のパワートランジスタ502との数は同じであるから、ヒータ401の数の分だけ転送クロック（CLK）のパルスを入力して画像データ（DATA）をシフトレジスタ404に転送した後、ラッチ信号入力端子408にラッチ信号を与えて各ヒータに対応した画像データをラッチ回路403に保持する。

【0042】その後に、スイッチ409をONすれば画像データに応じたL0w/H1の信号がラッチ回路403から出力され、この出力電圧がスイッチ409を介して電圧変換部111のnMOSトランジスタ113のゲートに印加される。

【0043】ここで、ラッチ回路403の出力が“L0w”である時を考える。この時、nMOSトランジスタ113はOFF状態となるため、抵抗112を介して電源116の電圧がそのままpMOSトランジスタ114とnMOSトランジスタ115で構成されるCMOSインバータのゲートに供給されて、オペアンプ111

(5)

特開平10-138484

9

バータの出力は“Low”となるため、電圧としては“0V”がパワートランジスタ502のゲートに供給される。即ち、ラッチ回路403の出力が“Low”（画像データ無し或は画像信号の値が“0”）の場合には、パワートランジスタ502のゲート電圧は“0V”となってヒータ401には電流が流れず、インク吐出による記録は行われない。

【0044】次にラッチ回路403の出力が“Hi”的ときを考える。シフトレジスタ404及びラッチ回路403は通常、CMOSゲートによって構成され、外部からの転送クロック(CLK)や画像信号(DATA)、ラッチタイミング(LT)などの信号は全て、0V/5Vの信号幅を有しているため、ラッチ回路403に係わる電源電圧は5Vである場合が多い。従って、ラッチ回路403の出力が“Hi”的時にはその信号電圧は5Vとなる。この5Vの電圧がスイッチ409を介してnMOSトランジスタ113のゲートに印加される。これによって、nMOSトランジスタ113はON状態となるため、抵抗112を介して電流が流れる。

【0045】このとき、抵抗112の値をnMOSトランジスタ113のON抵抗より十分高い値に設定しておけば、CMOSインバータのゲートには、限りなく0Vに近い電圧が印加されCMOSインバータの出力は“Hi”となる。従って、CMOSインバータの出力電圧レベルには、電源ライン116の電圧値がそのまま表れ、パワートランジスタ502のゲートに供給されることになる。

【0046】即ち、ラッチ回路103の出力が“Hi”的場合には、パワートランジスタ502のゲートには、電源ライン116の電圧が印加されてパワートランジスタ502はON状態となり、その結果、ヒータ401に電流が流れていんクが加熱されインク液滴が吐出して記録が行われる。このように、パワートランジスタ102のゲート電圧に印加される電圧は、電源ライン116の電圧となる。この電圧は、補正回路117で生成される。

【0047】さて、記録ヘッドの製造プロセスにおいて、補正回路117を構成しているポリシリコン抵抗118及びnMOSトランジスタ119のポリシリコン電極をヒータ401に電流を流すパワートランジスタであるnMOSトランジスタ502のポリシリコンゲート電極と同時に形成し、また、その電極サイズを以下に述べるように設計しているため、補正回路117は、パワートランジスタ502の駆動力の変化によるインク吐出状態の変化を抑制する回路として動作する。

【0048】即ち、従来例で説明したようにアライナとしてMPAを用いた場合、nMOSトランジスタのゲート長(L)についてはその設計値に対して最大±0.5ないし±1.0μmのプロセスバラツキが生じる。こ

10

依存し、製造ロット相互の間やウェハ相互の間で大きく変動する。一方、同一ウェハ内のバラツキについて見ると、設計値に対しては、上述のようなずれが生じるが、ウェハ内での相対的なバラツキは比較的少ない。つまり、ウェハ間のある部分のポリシリコン幅が、設計値に対して1μm細くなっていた場合、ほかの部分のポリシリコン幅も同様に1μm程度細くなっていると考えられる。

【0049】ここで、パワートランジスタ502のポリシリコンのゲート長(L)の設計値が4μmであり、これがプロセスバラツキにより、3μmに変化した場合を考える。

【0050】この場合、式(1)から分かるように、MOSトランジスタの駆動力は4/3倍に増加するため、ヒータ401から生じるエネルギーは設計値より大きくなり、インクのこけつきが発生したり、ヒータの寿命が低下するという問題が生じる。

【0051】このとき、補正回路117のポリシリコン抵抗118の幅を4μm、nMOSトランジスタ119のゲート長(L)を4μmと設計し、また、パワートランジスタ502と、nMOSトランジスタ119のポリシリコンゲートの向きと、ポリシリコン抵抗118の向きとが同じ方向に製造されるようにしておけば、これらの値も同様に同一ウェハ内では3μmへと変化すると考えられる。

【0052】いま、電源ライン405の電圧を24V、電源ライン116の電圧が16Vとなるように、つまり、ポリシリコン抵抗118と、nMOSトランジスタ119のON抵抗との比が1:2となるように設計されている場合について説明する。

【0053】ポリシリコン抵抗118の幅はパワートランジスタ502のゲート長(L)と同様に4μmから3μmへ変化するため、ポリシリコン抵抗118の抵抗値は1.33倍に増加する。一方、補正回路117のnMOSトランジスタ119のゲート長(L)は4μmから3μmへ変化するため、nMOSトランジスタのON抵抗は約1.75倍に低下する。その結果、補正回路117で生成され、電源ライン116に供給される電圧が、設計値の16Vから約12.5Vへと変化する。

【0054】この電圧が、既に説明したように、パワートランジスタ502のゲート電極に印加される。ゲート電圧(VG)とドレイン電流(IDS)の間には、式(1)に示した関係があるため、ゲート電圧(VG)が16Vから約12.5Vへ変化することにより、ドレイン電流(IDS)は約0.75倍になる。従って、パワートランジスタ502のゲート長が変化することにより、MOSトランジスタの駆動力は約1.33倍に増加するものの、一方ゲート電圧(VG)の変化によるMOSトランジスタの駆動力の変化は約0.75倍となる。従つて、△はやや大きめの△となり、△はやや大きめの△

(7)

特開平10-138484

11

約り、998倍となり、ほとんど変化しないことが分かる。

【0055】このようにパワートランジスタ502のゲート長が設計値より小さくなるとMOSトランジスタの駆動力を向上させるように作用するが、補正回路117の動作によりそのトランジスタのゲート電極に印加する電圧が低下するためMOSトランジスタの駆動力を抑制するように作用する。逆に、パワートランジスタ502のゲート長が設計値より大きくなるとMOSトランジスタの駆動力を低下させるように作用するが、そのトランジスタのゲート電極に印加される電圧が増加するため、MOSトランジスタの駆動力の低下が抑制される。

【0056】以上説明したように本実施形態に従えば、MOSトランジスタの駆動力が製造工程によるバラツキによって変動しても、補正回路117がその変動を補償するように動作してMOSトランジスタの駆動力を制御するので、その変動により生じるインク吐出動作への影響を最小にできる。これによって、記録ヘッドの回路を構成するパワートランジスタ特性のばらつきによるインク吐出の変動を抑え、より安定したインク吐出動作を実現し、より高品位な画像記録を行うことができる。

【0057】さらに、ヒータに高負荷がかかることがあるので、記録ヘッドの寿命の延長にも貢献する。

【0058】なお、以上の例では、パワートランジスタ502のゲート長と、ポリシリコン抵抗118の幅と、nMOSトランジスタ119のゲート長の設計値が同じ場合について説明した。実際の記録ヘッドの製造工程では、このように設計した場合のMOSトランジスタの駆動力の補正が最も良くなれるが、本発明はこれによって限定されるものでなく、これらの値が必ずしも同一設計値である必要はないことは言うまでもない。

【0059】また、以上の例では、レベルシフト回路117がポリシリコン抵抗及びMOSトランジスタで構成されている場合について述べたが、本発明はこれによって限定されるものではない。どちらか1つの素子を用い、例えば、パワートランジスタのゲート長とほぼ同じ幅をもつポリシリコン抵抗と、プロセスバラツキが影響を与えないような充分太いポリシリコン抵抗の組み合わせなどで補正回路を構成しても良い。

【0060】さらに、以上の例では、電圧変換部111はCMOSプロセスで形成される回路構成であるとしているが本発明はこれによって限定されるものではない。例えば、図4に示すように、電圧変換部111をnMOSトランジスタのみで構成するようにしても良い。図4において、312は抵抗、313～315はnMOSトランジスタである。

【0061】このように、電圧変換部111をnMOSトランジスタのみで構成し、また、シフトレジスタ、ラ

12  
れば、記録ヘッドの回路をnMOSプロセスで製造することが可能となり、消費電力はCMOS回路に比べて大きくなるが、製造コストは廉価となるという利点がある。

【0062】

【他の実施形態】前述の実施形態では、インクを吐出させる際、nMOSトランジスタ113がON状態となり、電源ライン116からGNDに電流が流れれる。このとき、電源ライン116の電圧変化が大きくならないようにするため抵抗118の抵抗値及びnMOSトランジスタ119のON抵抗の値を抵抗112の抵抗値と比べて充分小さくしなければならない。このようにすると、電源ライン405からGNDに抵抗118及びMOSトランジスタ119を通って大きな負荷電流が発生し、ここで電力が消費される。

【0063】本実施形態ではこのような電力消費を削減するために、レベルシフト回路117と電源ライン116との間にバッファ201を設け、記録ヘッドの回路を図5に示すように構成する。図5において、201は入出力インピーダンスを変換するソースフォロワバッファであり、202はnMOSトランジスタ、203は抵抗である。図5に示す回路構成から分かるように、ソースフォロワバッファ201以外の回路の基本的な動作は、図3に示す回路と同様である。

【0064】このような回路構成により、ヒータ401を駆動するためには電源ライン116にはnMOSトランジスタ202のドレイン電流が流れれば良い。一方、この電流はnMOSトランジスタ202のゲート電圧によって制御される。従って、補正回路117から出力され、nMOSトランジスタ202のゲートに印加される電圧のみが重要となり、補正回路117の電流供給能力は小さくとも良い。よって、抵抗118の抵抗値及びMOSトランジスタ119のON抵抗の値を大きくすることが可能となる。従って、電源ライン405からGNDに抵抗118及びMOSトランジスタ119を通って流れれる電流は小さなものとなり、消費電力を抑えることができる。

【0065】この実施形態では、補正回路117の出力がバッファ201に入力され、それに応じたバッファ出力がnMOSトランジスタ202のドレインソース間電流として出る際、nMOSトランジスタ202の閾値電圧(V<sub>TH</sub>)分だけ電圧降下が発生するが、基本的な動作は前述の実施形態と同様である。

【0066】従ってこの実施形態に従えば、余分な電力消費が少くなり、消費電力を一層削減することができる。

【0067】以上の実施形態は、特にインクジェット記録方式の中でも、インク吐出を行わせるために利用されるエネルギーとして熱エネルギーを発生する手段（例え

(8)

特開平10-138484

13

一によりインクの状態変化を生起させる方式を用いることにより記録の高密度化、高精細化が達成できる。

【0068】その代表的な構成や原理については、例えば、米国特許第4723129号明細書、同第4740796号明細書に開示されている基本的な原理を用いて行うものが好ましい。この方式はいわゆるオンデマンド型、コンティニュアス型のいずれにも適用可能であるが、特に、オンデマンド型の場合には、液体（インク）が保持されているシートや液路に対応して配置されている電気熱変換体に、記録情報に対応してて膜沸騰を越える急速な温度上昇を与える少なくとも1つの駆動信号を印加することによって、電気熱変換体に熱エネルギーを発生せしめ、記録ヘッドの熱作用面に膜沸騰を生じさせて、結果的にこの駆動信号に1対1で対応した液体（インク）内の気泡を形成できるので有効である。この気泡の成長、収縮により吐出用開口を介して液体（インク）を吐出させて、少なくとも1つの滴を形成する。この駆動信号をパルス形状をすると、即時適切に気泡の成長収縮が行われるので、特に応答性に優れた液体（インク）の吐出が達成でき、より好ましい。

【0069】このパルス形状の駆動信号としては、米国特許第4463359号明細書、同第4345262号明細書に記載されているようなものが適している。なお、上記熱作用面の温度上昇率に関する発明の米国特許第4313124号明細書に記載されている条件を採用すると、さらに優れた記録を行うことができる。

【0070】記録ヘッドの構成としては、上述の各明細書に開示されているような吐出口、液路、電気熱変換体の組み合わせ構成（直線状液流路または直角液流路）の他に熱作用面が屈曲する領域に配置されている構成を開示する米国特許第4558333号明細書、米国特許第4459600号明細書を用いた構成も本発明に含まれるものである。加えて、複数の電気熱変換体に対して、共通するスロットを電気熱変換体の吐出部とする構成を開示する特開昭59-123670号公報や熱エネルギーの圧力波を吸収する開口を吐出部に対応させる構成を開示する特開昭59-138461号公報に基づいた構成としても良い。

【0071】さらに、記録装置が記録できる最大記録媒体の幅に対応した長さを有するフルラインタイプの記録ヘッドとしては、上述した明細書に開示されているような複数記録ヘッドの組み合わせによってその長さを満たす構成や、一体的に形成された1個の記録ヘッドとしての構成のいずれでもよい。

【0072】加えて、上記の実施形態で説明した記録ヘッド自体に一体的にインクタンクが設けられたカートリッジタイプの記録ヘッドのみならず、装置本体に接着されることで、装置本体との電気的な接続や装置本体からのインクの供給が可能になる交換自在のチップタイプの

14

【0073】また、以上説明した記録装置の構成に、記録ヘッドに対する回復手段、予備的な手段等を付加することは記録動作を一層安定にできるので好ましいものである。これらを具体的に挙げれば、記録ヘッドに対してのキャッピング手段、クリーニング手段、加圧あるいは吸引手段、電気熱変換体あるいはこれとは別の加熱素子あるいはこれらの組み合わせによる予備加熱手段などがある。また、記録とは別の吐出を行う予備吐出モードを備えることも安定した記録を行うために有効である。

10 【0074】さらに、記録装置の記録モードとしては黒色等の主滴色のみの記録モードだけではなく、記録ヘッドを一体的に構成するか複数個の組み合わせによってでも良いが、異なる色の複数カラー、または混色によるフルカラーの少なくとも1つを備えた装置とすることもできる。

【0075】以上説明した実施の形態においては、インクが液体であることを前提として説明しているが、室温やそれ以下で固化するインクであっても、室温で軟化もしくは液化するものを用いても良く、あるいはインクシエット方式ではインク自体を30°C以上70°C以下の範囲内で温度調整を行ってインクの粘性を安定吐出範囲にあるように温度制御するものが一般的であるから、使用記録信号付与時にインクが液状をなすものであればよい。

【0076】加えて、鋼極的に熱エネルギーによる昇温をインクの固形状態から液体状態への状態変化のエネルギーとして使用せしめることで鋼極的に防止するため、またはインクの蒸発を防止するため、放置状態で固化し加熱によって液化するインクを用いても良い。いずれにしても熱エネルギーの記録信号に応じた付与によってインクが液化し、液状インクが吐出されるものや、記録媒体に到達する時点では既に固化し始めるもの等のよう

20 30 40 素、熱エネルギーの付与によって初めて液化する性質のインクを使用する場合も本発明は適用可能である。このような場合インクは、特開昭54-56847号公報あるいは特開昭60-71260号公報に記載されるような、多孔質シート四部または貫通孔に液状または固形物として保持された状態で、電気熱変換体に対して対向するような形態としてもよい。本発明においては、上述した各インクに対して最も有効なものは、上述した膜沸騰方式を実行するものである。

【0077】さらに加えて、本発明に係る記録装置の形態としては、コンピュータ等の情報処理機器の画像出力端末として一体または別体に設けられるものの他、リーダ等と組み合わせた複写装置、さらには送受信機能を有するファクシミリ装置の形態を取るものであっても良い。

【0078】なお、本発明は、複数の機器（例えばホストコンピュータ、インタフェイス機器、リーダ、プリンタ等）と連携する複数の装置の構成を示すものである。

92

特開平10-138484

16

機器からなる装置（例えば、複写機、ファクシミリ装置など）に適用してもよい。

(0079)

【発明の効果】以上説明したように本発明によれば、ヒータを駆動するMOSトランジスタの特性が例えば半導体製造プロセスによって変動しても、補正回路によってその特性のばらつきを矯正するので、記録ヘッドが安定して動作し、これによって高品位な画像記録を行うことができるという効果がある。

[0080]

### 【図面の簡単な説明】

【図1】本発明の代表的な実施の形態であるインクジェットプリンタIJRAの構成の概要を示す外観斜視図である。

【図2】インクジェットプリンタ IJRAの制御回路の構成を示すブロック図である。

【図3】記録ヘッドIJHの駆動回路の構成を示す回路図である。

【図4】図3に示す回路をnMOSプロセスで構成する場合の回路図である。

\* [図5] 別の実施形態に従う記録ヘッド! J Hの駆動回路の構成を示す回路図である。

【図6】インクジェット方式に従う従来の記録ヘッドの回路構成を示す図である。

【図7】図6に示した記録ヘッドの駆動回路を駆動する各信号のタイミングチャートである。

【図8】図6に示す記録ヘッドのパワートランジスタにnMOSFETを用いた従来の例を示すブロック図である。

16 【図9】nMOSトランジスタのV<sub>DS</sub>-I<sub>DS</sub>特性を示す図である。

### 【符号の説明】

### 1 1 1, 3 1 1, 5 1 1 電圧交換部

117 緯正回路

## 201 ソースフォロワバッファ

401 ピーチ


## 4.02 NPNトランジスタ

### 403 ラッヂ回路

#### 4.0.4 シフトレジスター

\*20 502 nMOSトランジスタ


【图 1】




(10)

特開平10-138484


[図2]



[图31]




[図4]




(11)

特開平10-138484


【図5】



【図6】




【図7】




(12)

特開平10-138484

[図8]



[図9]



**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- BLACK BORDERS**
- IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- FADED TEXT OR DRAWING**
- BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- SKEWED/SLANTED IMAGES**
- COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- GRAY SCALE DOCUMENTS**
- LINES OR MARKS ON ORIGINAL DOCUMENT**
- REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- OTHER:** \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**